正誤表 「FPGA内部信号が丸見え！ モニタ表示回路の製作」
CQ出版 トランジスタ技術 2025年7月号 〜 連載中
■ 2026/８月号 第12回 .... 訂正と補足
| 189ページ 写真２ 上部左側の説明 | ||
|
軽 微 |
誤 |
レジスタ･アドレス |
| 正 |
リソース･アドレス |
|
| 191ページ 右段 一つ目の⚫︎から12行目 | ||
|
軽 微 |
誤 |
バイト単位で |
| 正 |
４バイト単位で |
|
| 196ページ 表７ | ||
|
軽 微 |
誤 |
状態カウント値 行番号 ━━━━━━━━━━━━━━━━ ３ 328 ４ 327 |
| 正 |
状態カウント値 行番号 ━━━━━━━━━━━━━━━━ ３ 324 ４ 328 |
|
| 198ページ 右段 大見出し [デュアル･ポート･メモリIPの生成] から５行目 | ||
|
軽 |
誤 |
このIPコアはISMVGA-IPモジュール（Int_Sig_Mon_VGA_DMDC.v）の中でインスタンシェーションしています（369行目）． |
| 正 |
このIPコアは最上位モジュールCmod_A7_BBM_top（Cmod_A7_BBM_top.v）の中でインスタンシェーションしています（リスト４の369〜381行目に相当するが紙面上は割愛）． |
|
|
202ページ 左段 網かけ部 |
||
|
軽 |
誤 |
④ 論理合成 → インプリメンテーション → ... |
| 正 |
④ デュアル･ポート･メモリIPの生成 // これを追加 ⑤ 論理合成 → インプリメンテーション → ... |
|
【補足】
● ページ195 右段 最下位行
初期値 8'h01 はリスト１の39行目で定義
その設定はリスト３の302行目に
終了判定はリスト３の340行目にある
● Verilog HDL関連リストについて
今回の記事にはVerilog HDLのリストを掲載していますが，誌面ページ数の関係で，重要部分に限定して掲載しています．
本サイト内に関連ファイル類をアップロードしていますので，ダウンロードしいただければ全内容を確認することができます．
（ 連載第12回関連コーナー： 関連ファイル：Sample3_Mem_FW_Test.zipSample1_ChatRemv.zip ）
■ 2026/７月号 本号の連載はお休みです（特集記事の関係とのことです）．
■ 2026/６月号 第11回 ..... ありません
■ 2026/５月号 第10回 ..... 訂正／補足説明
| 154ページ 左段 網かけ部 最後の⚫︎印 | ||
|
軽 微 |
誤 |
⚫︎396〜 |
| 正 |
⚫︎395〜 |
|
【補足】
今回の記事にはVerilog HDLのリストを掲載していますが，誌面掲載上の関係で途中で折り返している部分が多く，
読みにくい状況になっています．
本サイトに関連ファイル類をアップロードしていますので，ダウンロードして適当なエディタで開くことで読みやすい
状態でご覧いただけます．
（ 連載第９/10回関連コーナー： 関連ファイル：Sample1_ChatRemv.zip ）
■ 2026/４月号 第９回 ..... ありません
■ 2026/３月号 第８回 ..... 訂正／補足説明
| 173ページ 図３中の信号 TACT_SW[1] と TACT_SW[0] が逆に接続 | ||
|
重 要 |
誤 |
TACT_SW[0] が マニュアル･クロック極性レジスタおよびクロック周波数選択レジスタに接続 TACT_SW[1] が Reset_Managerモジュールに接続 |
| 正 |
TACT_SW[0] が Reset_Managerモジュールに接続 TACT_SW[1] が マニュアル･クロック極性レジスタおよびクロック周波数選択レジスタに接続 |
|
●ページ167 左段 最下位行
「プッシュ・スイッチ １個（チャタリング除去回路付き）」について
スイッチからチャタリング除去回路経由でFPGAに接続しています．
（スイッチ自体にチャタリング除去回路が搭載されているのではありません）
■ 2026/２月号 第７回 ..... ありません
■ 2026/１月号 本号の連載はお休みです（特集記事の関係とのことです）．
■ 2025/12月号 第６回 ..... ありません
■ 2025/11月号 第５回 ..... 補足説明
●ページ152 「表２ FPGA内部信号VGA表示IPのヘッダ･ファイルで設定可能な回路構成の選択肢」について
表中の ⑤ の選択項目は，信号ラベルROMモジュールにて設定する項目です（ヘッダ･ファイルで設定するのではなく）．
ユーザの選択肢項目の一つとして，この表に含めています．
次に表２の詳細版を掲載します．
■ 2025/10月号 第４回 ..... ありません
■ 2025/9月号 第３回
| 183ページ 右段 最後の３行 〜 184ページ 左段 最初の１行 網かけ部分 | ||
|
軽 微 |
誤 |
表示信号の番号（RESAD値） 1行目 16進表示指定の表示信号値 2行目 2進表示指定の表示信号値 2行目 信号ラベル 3行目 |
| 正 |
表示信号の番号（RESAD値） 1行目
信号ラベル 2行目 16進表示指定の表示信号値 3行目 2進表示指定の表示信号値 3行目 |
|
■ 2025/8月号 第２回 ..... ありません
■ 2025/7月号 第１回
| 230ページ 図１ 右側にあるモジュールの名称 | ||
|
軽 微 |
誤 |
InsSigMon_VGA |
| 正 |
IntSigMon_VGA "IntSigMon"は Internal Signal Monitoring を略したものです |
|
