CQ出版 トランジスタ技術 2025年7月号 〜 連載中
「FPGA内部信号が丸見え！ モニタ表示回路の製作」
関連情報
正誤表 正誤表へのリンク
関連ファイル
下のダウンロード･ファイルに収録してある各種ソース･コード類は，一部の制限を除き自由に利用可能です．詳細は左側の〈関連ファイル利用条件１〉ボタンから確認してください．
こちらの利用条件２とは異なります，
ただし，提供者は一切の責任を負いませんのでご承知の上，ご利用願います．
■FPGA内部信号モニタ表示用IP 表示文字サイズ：ダイナミック可変バーション
信号をVGAモニタ表示動作中に文字サイズを変更（標準／拡大）することが可能
本IPは条件付きフリーIPですが，ソースコード（Verilog）フォルダはパスワードで保護
解凍用パスワードは連載記事中に記載 ➡︎ ダウンロード･ページ
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
■FPGA内部信号モニタ表示用IP 表示文字サイズ：固定バーション
信号をVGAモニタに表示する表示文字サイズは固定（標準／拡大のいずれかを実装前に選択）
使用するFPGAリソースが若干少ない
本IPは条件付きフリーIPですが，ソースコード（Verilog）フォルダはパスワードで保護
解凍用パスワードは連載記事中に記載 ➡︎ ダウンロード･ページ
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
■FPGA内部信号モニタ表示用IP関連 サポート･ツール群
文字フォントおよび信号ラベルをFPGA内部専用メモリを使ってROM化する際の初期化データの生成をサポートするツール群
AMD (Xilinx) 版用と Altera (intel) 版用を提供
X64 Windows (11/10) コンソール･アプリ（実行形式）で提供
本ツールは条件付きフリーですが，フォルダはパスワードで保護
解凍用パスワードは連載記事中に記載 ➡︎ ダウンロード･ページ
