FPGA内部信号モニタ表示用IP（ISM_VGA）関連サポート･ツール　＜アイテムID：#ISMVGA_TL＞

FPGA内部信号モニタ表示用IP（CQ出版 トランジスタ技術 2025年7月号から連載）を利用する際，文字フォントや信号ラベルをFPGA内蔵専用メモリを使ってROM化する際の初期化データの生成をサポートするフリー･ツール群です．

利用条件１をご確認の上，使用してください．

• 次の４種類のツール･セットになっています．
• • 信号ラベルROM用 coe ファイル生成ツール : AMD(Xilinx)デバイス向け
  • 信号ラベルROM用 mif ファイル生成ツール  : Altera(intel)デバイス向け
  • AMD(Xilinx)版mif  => Altera(intel)版mif 変換ツール
  • フォントROM生成ツール
• X64 Windows (11,10) のコンソール（コマンド･プロンプト）上で使用します．
• ファイルはパスワード付き圧縮ファイルになっています．
• 解凍用パスワードは2025年11月号（連載第５回）の記事中に掲載しています．
• 利用方法は連載記事（第５回）および圧縮ファイルにある「取扱説明書」を参考にしてください．

■信号ラベルROM用 coe ファイル生成ツール : AMD(Xilinx)デバイス向け

　Verilog HDL形式（ほぼ準拠）のファイルを読み込み，特定フォーマットの assign文を検出して， coe 形式のROM初期化データ･ファイルを生成するツールです．

　信号値の２進数表示指定を含む場合は，その情報も含んだ内容の coe 形式のROM初期化データを生成します．

　Verilog のソース･ファイルは，FPGA内部信号VGA表示用IPの「信号名テーブル」を記述したモジュールで，専用の記述になります．別途提供する Verilog ファイル（Sig_Label_ROM_32.v，Sig_Label_ROM_256.v）をベースに追加･変更する方法で用意してください． 

■信号ラベルROM用 mif ファイル生成ツール : Altera(intel)デバイス向け

　Verilog HDL形式（ほぼ準拠）のファイルを読み込み，特定フォーマットの assign文を検出して， mif 形式のROM初期化データ･ファイルを生成するツールです．

　信号値の２進数表示指定を含む場合は，その情報も含んだ内容の mif 形式のROM初期化データを生成します．

　Verilog のソース･ファイルは，FPGA内部信号VGA表示用IPの「信号名テーブル」を記述したモジュールで，専用の記述になります．別途提供する Verilog ファイル（Sig_Label_ROM_32.v，Sig_Label_ROM_256.v）をベースに追加･変更する方法で用意してください． 

■AMD(Xilinx)版mif => Altera(intel)版mif 変換ツール

　AMDのFPGA開発ツールを使った場合，メモリ初期化データのみの mif ファイルが生成されますが，フォーマット情報やアドレス情報を含んでいないため，AlteraのFPGA開発ツールでは使用できません．

　本ツールはAMD(Xilinx)版 mif を読み込み，Altera(intel)版 mif ファイルへ変換するツールです．変換後のファイルはAlteraのFPGA開発ツールでメモリ初期化ファイルとして使用できます． 

■フォントROM生成ツール

　文字の形状を８ｘ８サイズのオリジナル･フォーマットで定義したファイルを入力し，行単位または列単位でROM配列信号名への代入式（Verilogのノン･ブロッキング代入記述）へ変換します．

　ROM配列信号名，ROMのサイズ，文字コード開始値，データ構造（ラスタスキャン･タイプか横スクロール･タイプ）を指定することができます．

　完全な Verilog HDL ファイルにはなっていませんので，不足する記述を追加する必要があります（別途提供する font_ROM.v ファイルを　参考に不足部分をコピペでできる）．

■ Q&Aコーナー　　まだありません